TSMC, Sudah Selesai?

Jika anda menghidupkan semula masa ke tahun 2019 lima tahun yang lalu, seperti sekarang, TSMC masih merupakan pengecoran wafer terkemuka di dunia. Menurut TSMC dalam laporan kewangan tahun itu, bahagian pasaran TSMC dalam keseluruhan bidang faundri semikonduktor ialah 52%. Pada masa itu, proses pembuatan lanjutan faundri wafer Taiwan ini hanya terhad di pulau Taiwan, China.

Pada tahun 2020, di bawah pengaruh dua wabak dan geopolitik mahkota baharu, TSMC mengumumkan pembinaan kilang di Amerika Syarikat, dan kemudian Jepun dan Jerman turut menyertai kem bersaing untuk TSMC. Untuk seketika, TSMC berkembang di mana-mana. Tetapi apabila kita akan memasuki tahun 2025, apa yang negara mahu TSMC lakukan nampaknya telah dilakukan dengan usaha dan kerjasama TSMC. Jepun dan Amerika Syarikat telah mengumumkan permulaan pengeluaran besar-besaran kerepek.

Sehingga suku ketiga, bahagian pasaran TSMC meningkat kepada 64.9%.

715-031986-005 Hsg Lwr Reaction Chamber

TSMCBeganMkeldaiProduksi daripadaCpinggul di Jepun

Menurut Agensi Berita Kyodo Jepun, syarikat pembuatan semikonduktor Taiwan telah memulakan pengeluaran besar-besaran kerepek di kilang baharu mereka di Kumamoto Prefecture, Jepun. TSMC, faundri cip terbesar di dunia, menubuhkan sebuah syarikat pembuatan semikonduktor bernama JASM Inc. di Jepun tiga tahun lalu. Syarikat itu adalah usaha sama antara TSMC dan Sony Group dan Denso, pembekal alat ganti kereta utama. TSMC memulakan pembinaan kilang Kumamoto pada April 2022 dan menyiapkannya awal tahun ini.

Kemudahan ini mempunyai lebih daripada 480,000 kaki persegi ruang bersih, atau ruang yang sesuai untuk peralatan pembuatan cip. Ia mengeluarkan cip logik berdasarkan proses pembuatan dalam julat 28nm hingga 12nm. Teknologi ini adalah beberapa generasi di belakang nod tiga nanometer TSMC yang terbaharu, tetapi ia masih digunakan secara meluas untuk membuat litar yang mengutamakan keberkesanan kos berbanding prestasi maksimum.

Pelanggan pertama untuk kemudahan baharu itu termasuk Sony dan Denso, yang mana TSMC membentuk usaha sama JASM. Kilang itu akan menghasilkan cip kamera untuk Sony, serta pemproses yang dioptimumkan untuk subsistem automotif.

Cip automotif, terutamanya yang menyokong komponen sensitif seperti brek, mesti mematuhi piawaian kebolehpercayaan yang lebih ketat daripada litar lain. Banyak cip menggunakan teknik yang dipanggil pemprosesan lockstep untuk mengurangkan risiko ralat. Dalam mod lockstep, setiap pengiraan dilakukan oleh sekurang-kurangnya dua teras yang berbeza, dan hasilnya kemudiannya dibandingkan untuk mengenal pasti ketidakkonsistenan.

Banyak pemproses automotif menggunakan reka bentuk sistem pada cip yang menggabungkan CPU dengan komponen lain. Dalam sesetengah kes, salah satu daripada komponen ini ialah pemecut rangkaian yang dioptimumkan untuk menyelaraskan aliran data antara subsistem kenderaan. Sesetengah pemproses automotif juga termasuk modul keselamatan siber dan kecerdasan buatan.

Pada bulan Mac tahun ini, TSMC merancang untuk memulakan pembinaan fab kedua bersebelahan fab Kumamoto baharunya. Kilang yang akan datang dijangka beroperasi pada penghujung 2027. Ia akan dapat membuat cip menggunakan proses 6nm dan 7nm yang tidak disokong oleh fab sedia ada.

Setelah beroperasi sepenuhnya, kedua-dua kilang itu akan mempunyai kapasiti untuk menghasilkan wafer 100,000 12-inci sebulan. TSMC menganggarkan bahawa loji itu akan menelan belanja $20 bilion untuk dibina. Kerajaan Jepun akan memberikan subsidi berbilion dolar untuk menyokong projek itu.

Adalah dipercayai bahawa TSMC boleh mengembangkan lagi operasi pembuatannya di Jepun pada masa hadapan. Awal tahun ini, CNBC melaporkan bahawa syarikat itu sedang mempertimbangkan kemungkinan membina kilang pembungkusan cip termaju di Jepun. Pembungkusan cip lanjutan ialah teknologi yang boleh menyambungkan berbilang wafer silikon bersama-sama untuk membentuk satu pemproses.

TSMC boleh menggunakan kemudahan itu untuk mengeluarkan perkakasan CoWoS. Ini ialah teknologi enkapsulasi yang digunakan dalam produk seperti kad grafik pusat data Nvidia Corp. Sejak 2021, TSMC telah menubuhkan pusat R&D pembungkusan termaju di Jepun.

0040-09723 -unibody, Etch Chamber

TSMC ASPlantHsebagaiAlsoDsatu je

Selepas bertahun-tahun perancangan, pembinaan, perbalahan geopolitik dan cabaran buruh, faundri semikonduktor terbesar di dunia, Taiwan Semiconductor Manufacturing Company (TSMC), secara rasmi akan memulakan pengeluaran besar-besaran di kemudahan pembuatan cip termajunya di Phoenix pada tahun 2025. Kilang itu mewakili ketibaan pembuatan cip termaju di AS dan ujian sama ada CHIPS dan Akta Sains 2022 akan membantu menstabilkan rantaian bekalan industri semikonduktor untuk AS dan syarikatnya. sekutu.

Pada penghujung Oktober 2024, syarikat itu mengumumkan bahawa kilang Arizona akan menghasilkan 4% lebih banyak daripada kilang Taiwannya, satu petunjuk awal kecekapan kilang itu. Kilang semasa mampu berjalan pada nod 4nm, satu proses yang digunakan untuk membina GPU paling maju Nvidia. Loji kedua, yang dijadualkan beroperasi pada 2028, dirancang untuk menawarkan proses nod 2 atau 3nm. Kedua-dua cip 4nm dan 3nm yang lebih maju akan memulakan pengeluaran besar-besaran di kilang TSMC yang lain pada 2022, manakala nod 2nm akan memulakan pengeluaran besar-besaran di Taiwan tahun ini. Pada masa hadapan, syarikat itu juga merancang untuk membuka kilang ketiga di Amerika Syarikat, yang akan menggunakan teknologi yang lebih maju.

Gergasi pembuat kerepek itu kini akan menerima $6.6 bilion dalam pembiayaan Akta Piawaian Pemprosesan Cip dan Maklumat untuk membina kilang pertamanya di Arizona. Tetapi pembiayaan kerajaan bukan satu-satunya sebab pembuatan semikonduktor kembali di TSMC AS menghasilkan 90% daripada cip termaju dunia, dan syarikat Amerika seperti Apple, Nvidia, Google, Amazon dan Qualcomm bergantung pada mereka. Kekurangan cip semasa kejutan ekonomi pada hari-hari awal pandemik telah mengejutkan pelanggan TSMC dan penggubal dasar antarabangsa.

TSMC telah mengumumkan hasrat mereka untuk melabur di Arizona pada 2020. Dan Hutcheson, penganalisis semikonduktor di TechInsights, berkata: "Akta CHIPS tidak menjadikan rancangan ini satu realiti – syarikat pada dasarnya bergerak sendiri. Dia berkata pelanggan besar seperti Apple telah menggesa TSMC untuk membina fab di tempat lain untuk meminimumkan risiko.

Sebagai tambahan kepada loji ini, syarikat itu mempunyai dua loji lain dalam perancangan di Amerika Syarikat. Kilang-kilang itu akan menghasilkan cip canggih yang penting untuk kecerdasan buatan dan sistem pertahanan.

Pada April tahun ini, TSMC mengeluarkan kenyataan akhbar yang mengatakan bahawa apabila penyiapan fab wafer pertama syarikat dan pembinaan fab wafer kedua anak syarikat Arizona terus maju, penyiapan fab ketiga akan membawa jumlah perbelanjaan modal sebanyak Kilang TSMC di Phoenix, Arizona kepada lebih daripada $65 bilion, menjadikannya pelaburan langsung asing terbesar dalam sejarah Arizona dan pelaburan langsung asing terbesar dalam projek lapangan hijau dalam sejarah AS.

Menurut rancangan TSMC, fab pertama di Arizona dijangka memulakan pengeluaran menggunakan teknologi 4nm pada separuh pertama 2025. Fab kedua akan menampilkan teknologi proses 2nm paling maju di dunia, dengan transistor helaian nano generasi akan datang sebagai tambahan kepada yang diumumkan sebelum ini Teknologi 3nm, dengan pengeluaran bermula pada 2028. Fab ketiga akan menghasilkan cip menggunakan proses 2nm atau lebih maju, dengan pengeluaran bermula pada penghujung 2020. Seperti semua fabrik tercanggih TSMC, ketiga-tiga fab akan mempunyai kira-kira dua kali ganda kawasan bilik bersih bagi fab logik standard industri.

Ketiga-tiga fab itu dijangka mewujudkan kira-kira 6,000 pekerjaan berteknologi tinggi langsung, bergaji tinggi, mewujudkan tenaga kerja yang akan membantu menyokong ekosistem semikonduktor global yang bertenaga dan berdaya saing, dan membolehkan syarikat terkemuka AS mengakses buatan dalam negara, produk semikonduktor termaju serta faundri semikonduktor bertaraf dunia. Menurut analisis oleh Greater Phoenix Economic Council, peningkatan pelaburan dalam tiga fab akan mewujudkan lebih daripada 20,000 pekerjaan pembinaan unik terkumpul, serta puluhan ribu pembekal tidak langsung dan pekerjaan pengguna.

0040-31942 Badan Kebuk, Goresan, Oksida, Suapan Gas Sisi

TSMC tidak ketinggalan di Taiwan

Walaupun kilang AS dan Jepun mencapai kemajuan yang besar, TSMC tidak ketinggalan di tempat kelahirannya, Taiwan, China. Sebelum ini dilaporkan bahawa TSMC baru-baru ini mencapai hasil sebanyak 60% dalam pengeluaran percubaan 2nm dan merancang untuk memulakan pengeluaran besar-besaran penuh pada 2025.

TSMC akan memulakan pengeluaran 20nm di Fab 2 di kawasan Baoshan di Taman Sains Hsinchu Taiwan, dan merancang untuk memulakan pengeluaran besar-besaran secara berperingkat di kemudahan baharunya di Taman Sains Pusat Taichung mulai 2026.

Maklumat berkaitan menunjukkan bahawa TSMC (TSMC) telah merancang untuk membina 3 kilang wafer di Kaohsiung, di mana P1 dan P2 akan menghasilkan cip proses 2nm, dan kilang P3 telah memulakan perancangan pembinaan, permohonan lesen dan pembinaan di tapak, dan dijangka akan siap dan dipohon pada 2026, dan akan menghasilkan cip proses 2nm atau lebih maju.

TSMC telah memastikan bahawa Apple adalah pelanggan proses 2nm. Apple merancang untuk menggunakan proses 2nm pada AP (pemproses aplikasi) yang dijadualkan dipasang pada iPhone 17. Apple sebelum ini memasang AP A15 dengan proses 3nm TSMC dalam siri iPhone 17 Pro yang dikeluarkan pada 2023.

Timbalan Pengurus Besar TSMC Zhuang Zishou menghadiri mesyuarat awam mengenai kenyataan impak alam sekitar pelan pembesaran itu dan beliau berkata lima kilang di Kaohsiung dianggarkan mempunyai 8,000 pekerja. TSMC menegaskan bahawa kilang Kaohsiung mengikut jadual dan bekerjasama dengan prosedur kerajaan. Mengikut kandungan pelan pembesaran TSMC, kilang P4 dan P5 dijangka memulakan perancangan pembinaan, permohonan lesen dan pembinaan di tapak pada 2025, dan menyiapkan pembinaan serta memohon lesen penggunaan pada 2027.

Mendapat manfaat daripada permintaan untuk pengkomputeran berprestasi tinggi dan kecerdasan buatan, kapasiti pembungkusan termaju CoWoS TSMC kekurangan bekalan kerana rakan sekerja mengembangkan kilang pembuatan termaju mereka. Ini juga telah mendorong gergasi untuk meningkatkan susun aturnya di kawasan ini.

Difahamkan bahawa TSMC kini mempunyai 5 kilang pembungkusan dan ujian termaju di Taiwan: Hsinchu, Tainan, Taoyuan Longtan, Taichung dan Miaoli Zhunan. Pembungkusan dan Pengujian Termaju Fab 5 (AP5) di Zhongke dijangka mengeluarkan CoWoS secara besar-besaran pada separuh pertama 2025; Pembungkusan dan Pengujian Termaju Fab 6 (AP6) di Zhunan, Miaoli menyepadukan SoIC, InFO, CoWoS dan ujian lanjutan untuk merancang pelbagai kapasiti pengeluaran teknologi TSMC 3D Fabric dan teknologi tindanan termaju.

Bagi Kilang Pembungkusan dan Pengujian Termaju TSMC 7 (AP7) di Chiayi, pembinaan bermula pada Mei tahun ini, dan industri menjangka untuk mengeluarkan SoIC dan CoWoS secara besar-besaran pada 2026. TSMC juga membelanjakan 17.14 bilion yuan pada Ogos tahun ini untuk membeli Nanke Innolux tumbuhan.

Disebabkan oleh penghantaran berturut-turut cip siri B Nvidia, sebagai tambahan kepada proses lanjutan, kapasiti pengeluaran pembungkusan lanjutan juga ketat, dan pada masa ini, Microsoft, Amazon, Oracle, Meta, Google dan pelanggan utama Nvidia GB200 yang lain tersekat terlebih dahulu; Kapasiti pembungkusan lanjutan CoWoS TSMC akan meningkat dua kali ganda pada 2025, dan keseimbangan antara bekalan dan permintaan dijangka jatuh dari 2025 hingga 2026.

Tulis di AKHIR

Pada ketika tempat lain secara agresif menolak fabrik wafer, TSMC juga mengumumkan pada awal Ogos bahawa ia telah memulakan pembinaan kilang pertamanya di Eropah. Difahamkan, kilang pembuatan di Dresden, Jerman, menelan belanja $11 bilion. TSMC memegang 70 peratus kepentingan dalam usaha sama itu, dipanggil European Semiconductor Manufacturing Corp., dengan pembuat cip automotif Jerman Infineon Technologies, Dutch NXP Semiconductors dan pembekal alat ganti automotif Bosch masing-masing memiliki 10 peratus. Menurut data, kilang itu dijangka akan beroperasi pada penghujung tahun 2027 dan akan menghasilkan 40,000 wafer apabila siap. Kilang itu tidak akan digunakan untuk menghasilkan cip tercanggih syarikat, sebaliknya akan menumpukan pada nod 28nm, 22nm dan 16/12m.

Pada masa yang sama, TSMC juga meningkatkan pelaburan dalam teknologi.

Sebagai contoh, dari segi fotonik silikon, menurut media Taiwan, TSMC baru-baru ini telah menyelesaikan penyepaduan optik pakej bersama (CPO) dan teknologi pembungkusan termaju semikonduktor, dan dijangka menghantar sampel secara beransur-ansur dari awal tahun depan, supaya 1.6 Penjanaan transmisi optik T akan mula masuk pada separuh kedua 2025 dan juga akan memanfaatkan gelombang peluang perniagaan ini. Industri menganggarkan bahawa Broadcom dan Nvidia dijangka menjadi kumpulan pertama pelanggan TSMC, membantu TSMC menggigit pesanan MSM.

Dilaporkan dalam industri bahawa perapi optik cincin mikro (MRM), teknologi MSM utama yang dibangunkan dan bekerjasama oleh TSMC dan Broadcom, telah berjaya dihasilkan percubaan dalam proses 3 Nayou, yang bermaksud bahawa MSM berikutnya akan mempunyai peluang untuk disepadukan dengan cip pengkomputeran AI seperti pengkomputeran berkelajuan tinggi (HPC) atau ASIC, supaya isyarat pengkomputeran boleh dimajukan sepenuhnya kepada isyarat penghantaran optik yang lebih pantas.

Di bawah promosi susun atur komprehensif ini TSMC telah melaksanakan dengan memuaskan. Ini juga menjadikan pengejaran Samsung, Intel, dan Rapidus lebih tidak berdaya. Lebih-lebih lagi, apabila TSMC berkembang di mana-mana, bagaimanakah rantaian bekalan cip akan berkembang pada masa hadapan? Kami belum tahu lagi!