Mengapakah 7-Proses Pembuatan Wafer nanometer Sangat Sukar?

 

Apakah proses 7nm?

Sebelum kita bercakap tentang proses 7nm, mari kita fahami maksud "nano". Nanometer (nm) ialah unit panjang, dan 1 nanometer bersamaan dengan 10 hingga tolak kuasa kesembilan. Dalam kes cip semikonduktor, nanometer biasanya merujuk kepada saiz terkecil transistor, atau saiz struktur terkecil yang membentuk unit fungsi individu dalam cip. Oleh itu, proses 7nm merujuk kepada fabrikasi transistor dengan struktur minimum 7 nm pada cip.

Apabila saiz transistor terus mengecil, penyepaduan cip, kelajuan pengkomputeran dan kecekapan tenaga telah meningkat secara mendadak. Walau bagaimanapun, realisasi kejayaan teknologi ini tidak berjalan lancar, tetapi memerlukan penyelesaian beberapa siri masalah teknikal daripada reka bentuk kepada bahan, proses kepada pembuatan.

0040-09963 PEDESTAL,150MM FLAT,IS,NI LIFT2,HVCEN

0021-20572 PEDESTAL, 6 ADV.101 CVRG PENUH

 

Mengapa begitu sukar untuk menembusi proses 7nm?

Menembusi kesukaran proses 7nm sebenarnya boleh dibongkar dalam pelbagai dimensi. Untuk lebih memahaminya, mari kita bandingkan dengan membina mesin yang semakin canggih, kompleks dan cekap. Bayangkan anda cuba membuat jam berketepatan tinggi, di mana setiap gear dan bahagian mestilah sangat kecil dan tepat sehingga ralat setiap butiran boleh menyebabkan fungsi keseluruhan gagal. Untuk proses pembuatan semikonduktor, proses 7nm hanyalah satu cabaran yang melampau.

1. Pengiraan had fizikal

Apabila saiz transistor terus berkurangan, beberapa had fizikal telah didekati. Sebaik sahaja saiz transistor kurang daripada 10 nanometer, kesan kuantum mula nyata. Sebagai contoh, elektron mempamerkan terowong kuantum dalam transistor kecil ini, di mana elektron boleh melalui "telaga" transistor, menyebabkan arus bocor, menjejaskan prestasi cip dan penggunaan kuasa.

Untuk mengatasi isu ini, pereka bentuk cip perlu bergantung pada teknologi inovatif, seperti penggunaan bahan berkualiti tinggi (cth, bahan pemalar dielektrik tinggi) atau struktur transistor yang lebih maju (cth, FinFET). Walau bagaimanapun, pengenalan teknologi ini bukanlah peningkatan yang mudah, tetapi menghadapi cabaran yang ketara dalam bahan, pembuatan dan kejuruteraan.

2. Cabaran litografi

Litografi adalah salah satu aspek yang paling kritikal dalam proses pembuatan semikonduktor. Fotolitografi ialah proses menayang corak reka bentuk pada bahan peka cahaya pada wafer silikon untuk mencirikan struktur cip. Walau bagaimanapun, apabila saiz transistor terus mengecil, teknik litografi tradisional seperti litografi ultraviolet dalam (DUV) tidak dapat memenuhi keperluan pembuatan yang begitu rumit.

Untuk menyelesaikan masalah ini, teknologi litografi ultraungu (EUV) melampau telah diperkenalkan, yang membolehkan penggunaan panjang gelombang cahaya yang lebih pendek, menghasilkan ketepatan litografi yang lebih baik. Walau bagaimanapun, teknologi EUV sendiri menghadapi banyak masalah: pertama, sumber cahaya EUV sukar dibangunkan dan memerlukan kuasa yang lebih tinggi untuk mencapai pendedahan yang mencukupi; Kedua, ketepatan pengimejan proses pendedahan EUV mempunyai keperluan yang sangat tinggi untuk peralatan, dan penyelidikan dan pembangunan bahan photoresist juga sedang dalam kemajuan yang berterusan.

Oleh itu, penemuan dalam teknologi litografi memerlukan bukan sahaja sokongan peralatan canggih, tetapi juga kerjasama pelbagai disiplin dalam sains bahan, optik dan bidang lain.

3. Cabaran dalam reka bentuk bahan dan peranti

Dengan kemajuan proses 7nm, sukar untuk memenuhi keperluan kecekapan tinggi dengan bergantung semata-mata pada bahan silikon. Keterbatasan sains bahan telah memaksa kami untuk mempertimbangkan bahan alternatif, seperti bahan berk tinggi serta bahan semikonduktor baharu seperti galium nitrida, tiub nano karbon, dll. Bahan baharu ini berpotensi untuk meningkatkan prestasi cip, tetapi keserasiannya, kestabilan, dan integrasi dengan proses pengeluaran sedia ada kekal sebagai cabaran.

Di samping itu, proses 7nm memerlukan panjang get yang sangat pendek untuk transistor, yang meletakkan permintaan yang lebih tinggi pada reka bentuk peranti. Pereka bentuk perlu mengawal saiz dan susun atur setiap peranti dengan tepat untuk mengelakkan masalah seperti kebocoran semasa dan kesan haba yang berlebihan akibat ralat.

4. Ketepatan pembuatan dan kawalan kos

Pembuatan cip dengan proses 7nm memerlukan peralatan dan proses berketepatan ultra tinggi. Sebagai contoh, proses seperti pemprosesan wafer silikon, pemendapan filem nipis, goresan semuanya memerlukan ketepatan yang sangat tinggi, yang meletakkan permintaan yang sangat mendesak pada peralatan pengeluaran. Di samping itu, disebabkan oleh saiz transistor yang sangat kecil dalam proses 7nm, ralat pembuatan yang paling kecil pun boleh menyebabkan kemerosotan prestasi keseluruhan cip yang ketara, jadi setiap langkah proses pengeluaran mesti dikawal dengan ketat.

Keperluan ketepatan yang tinggi dalam proses pembuatan dan rantaian proses yang kompleks bermakna peningkatan yang ketara dalam kos. Sebagai contoh, penggunaan litografi EUV memerlukan peralatan yang lebih mahal dan mempunyai kadar hasil pembuatan yang rendah, yang boleh menyebabkan kecacatan semasa pengeluaran dengan mudah, mengakibatkan cip dilupuskan.

5. Isu penggunaan kuasa dan pengurusan haba

Apabila cip menjadi lebih kecil dan lebih kecil, bilangan transistor bersepadu meningkat, dan setiap transistor masih menggunakan kuasa. Apabila bilangan transistor bertambah, masalah penggunaan kuasa secara beransur-ansur menjadi jelas. Walaupun proses 7nm lebih cekap tenaga daripada proses tradisional, pengurusan kuasa pelbagai bahagian dalam cip telah menjadi lebih kompleks.

Di samping itu, penggunaan kuasa berkait rapat dengan haba, dan apabila haba di dalam cip tidak dapat dilesapkan dengan berkesan, ia boleh menyebabkan cip menjadi terlalu panas, yang boleh menjejaskan prestasi atau membakar peranti. Oleh itu, cara mereka bentuk sistem pengurusan haba yang cekap untuk mengelakkan kesan haba yang disebabkan oleh penggunaan kuasa yang berlebihan juga merupakan salah satu isu utama yang dihadapi oleh proses 7nm.

Penyelesaian & Perkembangan Masa Depan

Walaupun menghadapi banyak cabaran untuk menembusi proses 7nm, industri semikonduktor telah pun membuat penemuan awal dengan beberapa penyelesaian inovatif:

Litografi ultraungu ultraungu (EUV):Litografi EUV semakin matang dan akan menjadi teknologi utama untuk nod proses yang lebih kecil seperti 5nm, 3nm dan bahkan lebih kecil pada masa hadapan.

Litar bersepadu tiga dimensi (IC 3D):Untuk menembusi had fizikal susun atur satah, banyak syarikat semikonduktor telah mula menyelidik teknologi litar bersepadu tiga dimensi (3D IC), yang meningkatkan lagi penyepaduan dan prestasi cip dengan menyusun transistor, ingatan dan komponen lain secara menegak.

Bahan semikonduktor baharu:Selain silikon, industri juga meneroka bahan semikonduktor baharu yang lain, seperti tiub nano karbon, graphene, dan lain-lain, untuk menangani batasan fizikal yang dihadapi oleh bahan silikon tradisional dalam proses pengurangan saiz.

Pengkomputeran kuantum:Walaupun pengkomputeran kuantum masih belum diterima pakai secara meluas, ia dijangka akan memecahkan kesesakan pengkomputeran berasaskan silikon tradisional sebagai alternatif yang berpotensi kepada seni bina pengkomputeran masa hadapan.

Kesimpulan

Kesukaran untuk menembusi proses 7nm bukan sahaja satu kejayaan di peringkat teknikal, tetapi juga melibatkan aplikasi menyeluruh pelbagai disiplin seperti sains bahan, fizik, kimia dan kejuruteraan.